任意奇数分频电路（verilog 实现）

【文件属性】：
文件名称：任意奇数分频电路（verilog 实现）
文件大小：94KB
文件格式：RAR
更新时间：2016-06-21 13:10:52
任意分频电路 verilog HDL 给出了一种奇数分频电路设计方法，采用verilog HDL描述。修改代码中参数可以进行任意奇数分频，包含了设计文档和源代码。

【文件预览】：
Odd Frequence Dividing Circuit
----在FPGA中实现奇数分频.doc(1MB)
----5fenpin()
--------top_uart_spread_modelsim.tcl(1KB)
--------vsim.wlf(40KB)
--------clk_div5.mpf(54KB)
--------work()
--------clk_div5_tb.v(482B)
--------clk_div5.v(1KB)
--------clk_div5.v.bak(1KB)
--------clk_div5.cr.mti(559B)
--------clk_div5_tb.v.bak(484B)