文件名称：频率计verilog程序
文件大小：288KB
文件格式：RAR
更新时间：2012-04-25 07:28:19
verilog
基于FPGA的频率计设计 QuartusII verilog程序
【文件预览】：
fcout
----display.v(414B)
----fcout.tan.summary(3KB)
----fcout.fit.eqn(47KB)
----fcout.map.rpt(27KB)
----counter_24b.v(1KB)
----fcout.qsf(4KB)
----cmp_state.ini(2B)
----display.bsf(2KB)
----fcout.bdf(13KB)
----db()
--------fcout.(8).cnf.hdb(583B)
--------fcout.rtlv_sg.cdb(10KB)
--------fcout.(4).cnf.cdb(530B)
--------fcout.rtlv_sg_swap.cdb(2KB)
--------fcout.sim.vwf(13KB)
--------fcout.map.qmsg(10KB)
--------fcout.(6).cnf.hdb(661B)
--------fcout.cmp.cdb(26KB)
--------fcout.(8).cnf.cdb(1KB)
--------fcout.cmp0.ddb(6KB)
--------fcout.(10).cnf.hdb(589B)
--------fcout.(3).cnf.cdb(2KB)
--------fcout.(6).cnf.cdb(1KB)
--------fcout_sim.qrpt(0B)
--------fcout.cmp.tdb(19KB)
--------fcout.rtlv.hdb(11KB)
--------fcout.(9).cnf.cdb(1KB)
--------fcout.pre_map.hdb(11KB)
--------fcout.eds_overflow(7B)
--------fcout.psp(0B)
--------fcout.cmp.hdb(12KB)
--------fcout.(2).cnf.hdb(842B)
--------fcout.sld_design_entry_dsc.sci(135B)
--------fcout.pre_map.cdb(10KB)
--------fcout.sgdiff.cdb(10KB)
--------fcout.sgdiff.hdb(14KB)
--------fcout.hier_info(15KB)
--------fcout.(10).cnf.cdb(1KB)
--------fcout.cmp.rdb(25KB)
--------fcout.(9).cnf.hdb(779B)
--------fcout.map.cdb(8KB)
--------fcout.eco.cdb(141B)
--------fcout.(11).cnf.hdb(758B)
--------fcout.map.hdb(12KB)
--------fcout.syn_hier_info(0B)
--------fcout.(5).cnf.hdb(689B)
--------fcout.(0).cnf.cdb(2KB)
--------fcout.(7).cnf.cdb(7KB)
--------fcout.(3).cnf.hdb(921B)
--------fcout.fit.qmsg(3KB)
--------fcout.asm.qmsg(1KB)
--------fcout.(1).cnf.cdb(2KB)
--------fcout.sld_design_entry.sci(135B)
--------fcout.(11).cnf.cdb(1KB)
--------fcout.hif(9KB)
--------fcout.(0).cnf.hdb(716B)
--------fcout.(1).cnf.hdb(691B)
--------fcout.sim.qmsg(2KB)
--------fcout.tan.qmsg(189KB)
--------fcout.sim.rdb(1KB)
--------fcout.cbx.xml(87B)
--------fcout.(5).cnf.cdb(1KB)
--------fcout.db_info(136B)
--------fcout.(7).cnf.hdb(889B)
--------fcout_cmp.qrpt(0B)
--------fcout.(4).cnf.hdb(334B)
--------fcout.sim.hdb(2KB)
--------fcout.(2).cnf.cdb(812B)
----div3.v(399B)
----fcout.pof(207KB)
----fcout.vwf(13KB)
----fcout.flow.rpt(3KB)
----fcout.tan.rpt(362KB)
----fcout.sim.rpt(4KB)
----dividers.bdf(26KB)
----ten_divider.v(408B)
----fcout.asm.rpt(6KB)
----ten_divider.bsf(2KB)
----fcout.done(26B)
----mode.v(941B)
----fcout.qpf(941B)
----div3.bsf(2KB)
----fcout.fit.rpt(43KB)
----fcout.map.summary(335B)
----display.bdf(5KB)
----dividers.bsf(3KB)
----Half_freq.v(153B)
----fcout.map.eqn(43KB)
----fcout.cdf(283B)
----fcout.fit.summary(380B)
----fcout.pin(12KB)
----fcout.sof(14KB)
----fcout.qws(1KB)
----fcout.ppl(0B)
----mode.bsf(3KB)
----Half_freq.bsf(2KB)
----counter_24b.bsf(2KB)