有VHDL实现数字频率计

【文件属性】：

文件名称：有VHDL实现数字频率计

文件大小：157KB

文件格式：DOC

更新时间：2012-07-03 15:33:46

VHDL EDA技术

采用测频法设计一个4位十进制数字显示的数字频率计，其测频的范围为1-9999HZ，设计的精度为1HZ,并能用4位数码管显示其频率。频率计有闸门电路，计数器和显示电路构成。