文件名称：verilog_ecc_gen
文件大小：797B
文件格式：RAR
更新时间：2018-11-26 08:34:06
FPGA,ECC
使用verilog语言完成8位数据流的ECC生成表 使用verilog语言完成16位数据流的ECC生成表
【文件预览】：
table_ecc_16bit.v
table_ecc.v
verilog_ecc_gen
【文件属性】：
【文件预览】：
table_ecc_16bit.v
table_ecc.v
【文件预览】：
table_ecc_16bit.v
table_ecc.v