文件名称:基于FPGA试验箱的lcd1602液晶显示程序
文件大小:3KB
文件格式:V
更新时间:2016-05-14 03:29:43
verilog FPGA VHDL
本实验为用lcd1602显示0到9之间顺序变化,考虑到状态较多,可通过case语句,每一句对应一个数字,从而实现在lcd1602上的显示。
文件名称:基于FPGA试验箱的lcd1602液晶显示程序
文件大小:3KB
文件格式:V
更新时间:2016-05-14 03:29:43
verilog FPGA VHDL
本实验为用lcd1602显示0到9之间顺序变化,考虑到状态较多,可通过case语句,每一句对应一个数字,从而实现在lcd1602上的显示。