PWM占空可调节verilog例程

【文件属性】：

文件名称：PWM占空可调节verilog例程

文件大小：8KB

文件格式：V

更新时间：2016-04-13 14:01:09

PWM 占空可调节 verilog

本例子中使用时钟为24M,输出的频率为6khz,pwm信号占空比可调节为10% 18% 26% %32 %40 50% 58% 66% 74% 82% 95% ;inc dec实现加减占空比。加到95%时不在增加，减到10%时也不在减，