文件名称：同步和异步FIFOVerilog源码
文件大小：2KB
文件格式：RAR
更新时间：2023-08-17 06:32:24
同步FIFO 异步FIFO 跨时钟域 Verilog
使用Verilog，编写了同步FIFO和异步FIFO，其中异步FIFO可以用来处理跨时钟域问题，文件中包含了Testbench，已在Modelsim中经过仿真
【文件预览】：
FIFO
----Async_FIFO.v(3KB)
----TB_Async_FIFO.v(1KB)
----TB_FIFO.v(966B)
----Sync_FIFO.v(1KB)