异步FIFO Verilog源码与testbench

时间:2018-02-18 04:17:27
【文件属性】:

文件名称:异步FIFO Verilog源码与testbench

文件大小:1KB

文件格式:RAR

更新时间:2018-02-18 04:17:27

异步FIFO verilog

网上有很多关于同步FIFO和异步FIFO的源码,个人觉得不易理解,故上传本人最近写的源码,与大家一起分享


【文件预览】:
async_fifo.v
async_fifo_tb.v

网友评论

  • 这套代码不能用
  • 不正规,这套代码,没有分模块的思想。
  • 还行,比较简单易懂