文件名称：异步fifo verilog设计（支持自定义的almost full，almost empty）
文件大小：4KB
文件格式：V
更新时间：2023-08-13 09:08:39
verilog 异步fifo 已经过testbench验证
自己写的一个异步fifo，深度宽度都可自定义，包含binary到gray码，gray码到binary转换，异步时域通信，自定义almost full，almost empty等知识，以verilog写的~
异步fifo verilog设计（支持自定义的almost full，almost empty）
【文件属性】：