基于vhdl语言设计的ram

【文件属性】：
文件名称：基于vhdl语言设计的ram
文件大小：165KB
文件格式：RAR
更新时间：2013-01-25 17:44:46
ram 本程序是采用vhdl语言进行编写的程序，描述了RAM的实现过程。

【文件预览】：
ram
----asynram.qpf(2KB)
----asynram.vwf(16KB)
----asynram.map.eqn(13KB)
----asynram.asm.rpt(7KB)
----asynram.pof(207KB)
----asynram.fit.summary(378B)
----asynram.vhd(980B)
----asynram.fit.rpt(40KB)
----db()
--------asynram.cmp.cdb(11KB)
--------asynram.sim.qmsg(7KB)
--------asynram.fnsim.cdb(2KB)
--------asynram.dbp(0B)
--------asynram.cmp.tdb(11KB)
--------asynram.sim.rdb(3KB)
--------asynram.cmp.rdb(19KB)
--------asynram.sgdiff.cdb(3KB)
--------asynram.rtlv.hdb(6KB)
--------asynram.pre_map.hdb(6KB)
--------asynram.pre_map.cdb(1KB)
--------asynram.fnsim.qmsg(6KB)
--------asynram.cmp0.ddb(5KB)
--------asynram.rtlv_sg_swap.cdb(158B)
--------asynram.(0).cnf.hdb(786B)
--------asynram.syn_hier_info(0B)
--------asynram.db_info(136B)
--------asynram.sgdiff.hdb(8KB)
--------asynram.sim.vwf(17KB)
--------asynram_cmp.qrpt(0B)
--------asynram.(0).cnf.cdb(1KB)
--------asynram.map.qmsg(7KB)
--------asynram.map.cdb(4KB)
--------asynram.fit.qmsg(4KB)
--------asynram.cmp.hdb(8KB)
--------asynram.rtlv_sg.cdb(1KB)
--------asynram.cbx.xml(89B)
--------asynram.fnsim.hdb(8KB)
--------asynram.eco.cdb(141B)
--------asynram.(1).cnf.hdb(954B)
--------asynram.map.hdb(7KB)
--------asynram.hif(3KB)
--------asynram.asm.qmsg(1KB)
--------asynram.psp(0B)
--------asynram.sim.hdb(2KB)
--------asynram.sld_design_entry.sci(134B)
--------asynram.hier_info(997B)
--------asynram.sld_design_entry_dsc.sci(134B)
--------asynram.cmp.qrpt(0B)
--------asynram.tan.qmsg(36KB)
--------asynram.sim.qrpt(0B)
--------asynram.(1).cnf.cdb(1KB)
--------asynram.eds_overflow(3B)
----asynram.fit.eqn(14KB)
----asynram.qsf(3KB)
----asynram_assignment_defaults.qdf(34KB)
----asynram.pin(25KB)
----asynram.map.summary(294B)
----asynram.sof(160KB)
----cmp_state.ini(2B)
----asynram.tan.rpt(77KB)
----asynram.map.rpt(19KB)
----asynram.sim.rpt(17KB)
----asynram.tan.summary(2KB)
----asynram.qws(1KB)
----asynram.done(26B)
----asynram.flow.rpt(3KB)