Verilog写的同时求50组数据最小值的程序

时间:2016-04-18 06:27:04
【文件属性】:

文件名称:Verilog写的同时求50组数据最小值的程序

文件大小:159KB

文件格式:RAR

更新时间:2016-04-18 06:27:04

Verilog 最小值

用Verilog写的同时求50组数据最小值的程序,计算简单,延时很小。


【文件预览】:
min
----min.v.bak(6KB)
----min.v(6KB)
----db()
--------prev_cmp_min.qmsg(3KB)
--------min.map.bpm(4KB)
--------min.cmp_merge.kpt(340B)
--------min.eda.qmsg(2KB)
--------min.rtlv_sg.cdb(3KB)
--------min.cmp.rdb(5KB)
--------min.rtlv_sg_swap.cdb(178B)
--------min.(0).cnf.hdb(5KB)
--------min.map.logdb(4B)
--------min.db_info(137B)
--------min.sgdiff.hdb(12KB)
--------min.sld_design_entry.sci(154B)
--------min.map.hdb(11KB)
--------min.hier_info(16KB)
--------min.map.kpt(334B)
--------min.cbx.xml(85B)
--------min.map.ecobp(28B)
--------min.lpc.html(430B)
--------min.lpc.rdb(385B)
--------min.map.qmsg(171KB)
--------min.tmw_info(67B)
--------min.pre_map.cdb(3KB)
--------min.sld_design_entry_dsc.sci(154B)
--------min.rtlv.hdb(11KB)
--------min.map_bb.cdb(3KB)
--------min.tis_db_list.ddb(174B)
--------min.hif(729B)
--------min.eco.cdb(161B)
--------prev_cmp_min.eda.qmsg(2KB)
--------prev_cmp_min.map.qmsg(3KB)
--------min.map_bb.hdb(10KB)
--------min.map_bb.logdb(4B)
--------min.(0).cnf.cdb(4KB)
--------min.pre_map.hdb(11KB)
--------min.map.cdb(4KB)
--------min.lpc.txt(1KB)
--------min.sgdiff.cdb(2KB)
--------min.syn_hier_info(0B)
----min.qws(993B)
----min.qpf(1KB)
----min.map.rpt(60KB)
----min.done(26B)
----incremental_db()
--------compiled_partitions()
--------README(653B)
----transcript(96B)
----min.qsf(3KB)
----min.eda.rpt(2KB)
----min.map.summary(447B)
----min.flow.rpt(7KB)
----simulation()
--------modelsim()
----min_nativelink_simulation.rpt(992B)

网友评论

  • 虽然写得有点乱,但还是很好地解决了问题
  • 效率不怎么样啊
  • 可以用,参数确实多
  • 可以使用,主要采用的是?: 的形式比较得到的,比较死板的写法,但是有启发
  • 参数太多显得程序比较乱。 希望能够简化程序,不太适合初学者看
  • 不太容易读懂,做tester的话改起来比较麻烦
  • 基本都是通过wire型实现,不需要clk的延迟,但是timing比较严苛时,可能会导致Gate delay较大;
  • 看不懂,好乱
  • 如楼上的评价,过于复杂
  • 参数过多,不实用,作为学习的简单例子还行,没别的用途