文件名称：使用Verilog语言编写简单的俄罗斯方块
文件大小：8KB
文件格式：RAR
更新时间：2021-02-06 11:41:49
Verilog 俄罗斯方块
压缩包里有两个文件，一个是课程设计时调试过得可以直接用用的，另一个是我进行了一定修改，但由于手头没有板子，没有调试过得，但注释比较全，便于理解。具体的程序解释可以看我的博客。初来乍到，多多关照~
【文件预览】：
俄罗斯方块
----新()
--------fd_4.v(746B)
--------vga.ucf(2KB)
--------VGA.v(32KB)
----旧()
--------fd_4.v(746B)
--------vga.ucf(2KB)
--------VGA.v(29KB)