文件名称：3-8译码器设计源代码--VHDL
文件大小：219KB
文件格式：RAR
更新时间：2021-11-21 17:12:43
VHDL FPGA
译码是相对于编码的逆过程，在基于一定硬件支持下能是将具有特定含义的二进制代码通过特定的逻辑电路设计进而转换成控制信号，也就是将每个输入的二进制代码转译成对应的高低电平信号并输出。具有译码功能的逻辑电路简称为译码器。
【文件预览】：
38decoder
----output_files()
--------38decoder.fit.rpt(92KB)
--------38decoder.map.summary(333B)
--------38decoder.map.rpt(20KB)
--------38decoder.done(26B)
--------38decoder.fit.summary(428B)
--------38decoder.sim.rpt(11KB)
--------38decoder.sta.rpt(10KB)
--------38decoder.asm.rpt(8KB)
--------38decoder.sof(275KB)
--------38decoder.sta.summary(223B)
--------38decoder.jdi(228B)
--------38decoder.pin(30KB)
--------38decoder.fit.smsg(456B)
--------38decoder.pof(512KB)
--------38decoder.flow.rpt(7KB)
----38decoder.bdf(20KB)
----Waveform.vwf(5KB)
----db()
--------38decoder.map.logdb(4B)
--------38decoder.lpc.rdb(414B)
--------38decoder.tis_db_list.ddb(192B)
--------38decoder.sim.hdb(4KB)
--------38decoder.sim.qmsg(4KB)
--------38decoder.cmp.rdb(14KB)
--------38decoder.(0).cnf.cdb(1KB)
--------38decoder.map_bb.hdb(8KB)
--------38decoder.fnsim.cdb(2KB)
--------38decoder.map.rdb(1KB)
--------38decoder.rtlv_sg.cdb(1KB)
--------38decoder.sta.qmsg(6KB)
--------38decoder.lpc.html(372B)
--------38decoder.cmp0.ddb(19KB)
--------prev_cmp_38decoder.qmsg(40KB)
--------38decoder.map.bpm(576B)
--------38decoder.fnsim.qmsg(4KB)
--------38decoder.cmp.idb(1KB)
--------38decoder.rtlv_sg_swap.cdb(196B)
--------38decoder.cmp.bpm(594B)
--------38decoder.cmp.logdb(4B)
--------38decoder.cmp.kpt(220B)
--------38decoder.cmp.hdb(9KB)
--------38decoder.cmp_merge.kpt(225B)
--------38decoder.routing.rdb(4KB)
--------38decoder.lpc.txt(1KB)
--------38decoder.sld_design_entry.sci(217B)
--------38decoder.db_info(155B)
--------38decoder.pre_map.hdb(9KB)
--------38decoder.map.qmsg(5KB)
--------38decoder.cmp.cdb(4KB)
--------38decoder.map.kpt(222B)
--------38decoder.sta.rdb(3KB)
--------38decoder.ipinfo(178B)
--------38decoder.map_bb.cdb(2KB)
--------38decoder.sgdiff.cdb(2KB)
--------38decoder.root_partition.map.reg_db.cdb(215B)
--------38decoder.sgdiff.hdb(9KB)
--------38decoder.sim.vwf(6KB)
--------38decoder.pti_db_list.ddb(192B)
--------38decoder.sld_design_entry_dsc.sci(217B)
--------38decoder.asm.qmsg(2KB)
--------38decoder.map.hdb(9KB)
--------38decoder.asm.rdb(1KB)
--------38decoder.syn_hier_info(0B)
--------38decoder.cbx.xml(91B)
--------38decoder.map_bb.logdb(4B)
--------38decoder.eds_overflow(2B)
--------38decoder.smart_action.txt(8B)
--------38decoder.map.ammdb(138B)
--------38decoder.vpr.ammdb(254B)
--------38decoder.fnsim.hdb(9KB)
--------38decoder.fit.qmsg(25KB)
--------38decoder.simfam(10B)
--------38decoder.hier_info(555B)
--------38decoder.sim.rdb(2KB)
--------logic_util_heursitic.dat(968B)
--------38decoder.hif(343B)
--------38decoder.(0).cnf.hdb(822B)
--------38decoder.rtlv.hdb(9KB)
--------38decoder.map.cdb(2KB)
----simulation()
--------qsim()
----38decoder.qws(1KB)
----incremental_db()
--------compiled_partitions()
--------README(653B)
----38decoder.qpf(1KB)
----38decoder.qsf(3KB)