文件名称：SystemVerilog For Design Second Edition
文件大小：3.06MB
文件格式：7Z
更新时间：2022-04-07 11:36:57
System FPGA ASIC设计 验证
FPGA ,ASIC设计和验证不可多得的一本国外教材，内容清晰，带有书签
【文件预览】：
SystemVerilog for Design(2nd edition).pdf
SystemVerilog For Design Second Edition
【文件属性】：
【文件预览】：
SystemVerilog for Design(2nd edition).pdf
【文件预览】：
SystemVerilog for Design(2nd edition).pdf