论文研究-一种降低DSP芯片总线功耗的设计方案.pdf

【文件属性】：
文件名称：论文研究-一种降低DSP芯片总线功耗的设计方案.pdf
文件大小：175KB
文件格式：PDF
更新时间：2022-08-11 12:21:54
SoC,总线,低功耗 介绍了一种低功耗总线设计方案，在设计方案中提出了一种新的编码算法，并将其与一种低功耗译码器结合来降低总线的功耗。试验中选取了一些常用的DSP算法，结果证明这种方法可以有效降低DSP处理器中数据总线和地址总线的功耗，平均可达到对数据总线降低21.56 %和对地址总线降低40.29%。