文件名称：专用集成电路设计实验报告
文件大小：601KB
文件格式：RAR
更新时间：2023-12-19 13:54:46
vhdl 专用集成电路 组合逻辑电路 HDB3编码器设计 时序逻辑电路
本资源包括专用集成电路的5份实验报告，组合逻辑电路，时序逻辑电路的VHDL语言实现、VHDL层次化设计方法实验、HDB3编码器设计。
【文件预览】：
专用集成电路设计实验报告
----VHDL1_YJ_02.docx(166KB)
----VHDL5_YJ_02.docx(103KB)
----VHDL2_YJ_02.docx(205KB)
----VHDL3_YJ_02.docx(109KB)
----VHDL4_YJ_02.docx(145KB)