文件名称：verilog-math:Verilog中的数学函数
文件大小：482KB
文件格式：ZIP
更新时间：2024-05-26 20:57:45
Verilog
IEEE 754浮点功能 Verilog中可综合的IEEE 754浮点库。 全流水线，高性能 算术：除法器，乘法器，加法器，减法器和平方根 转换：float_to_int和int_to_float 舍入功能：底数，小数位数，截断和最近 支持非正规数 舍入到最近（均等） 每个功能的双精度和单精度版本 IP核 该库使用python脚本自动生成和流水线逻辑函数。 在组件文件夹中可以找到用Verilog编写的预生成的IP内核。 每个组件均已完全流水线化，并且在固定数量的时钟周期后可以预期输出值。 每个块的等待时间都可以在Verilog代码中的注释中找到。 运行测试套件 需要Python 3和Icarus Verilog。 在基于Ubuntu的系统上，可以如下安装： sudo apt-get install python iverilog 要运行完整的测试套件，请运行以下命令： cd c