文件名称：Pyverilog：用于Verilog HDL的基于Python的硬件设计处理工具包
文件大小：207KB
文件格式：ZIP
更新时间：2024-02-21 05:22:15
python parser code-generator compiler hardware
Pyverilog 用于Verilog HDL的基于Python的硬件设计处理工具包 版权所有2013，高前田山崎新也及其贡献者 执照 Apache许可2.0（ ） 出版物 如果您在研究中使用Pyverilog，请引用以下论文。 Shinya Takamaeda-Yamazaki：Pyverilog：用于Verilog HDL的基于Python的硬件设计处理工具包，第11届应用可重构计算国际研讨会（ARC 2015）（海报），计算机科学讲座，第9040/2015卷，第451- 460，2015年4月。 @inproceedings{Takamaeda:2015:ARC:Pyverilog, title={Pyverilog: A Python-Based Hardware Design Processing Toolkit for Verilog HDL}, author={Takamaeda-Yamazaki, Shinya}, booktitle={Applied Reconfigurable Computing}, month={Apr}, year={2015}, pag