基于VHDL 语言的浮点乘法器的硬件实现

【文件属性】：
文件名称：基于VHDL 语言的浮点乘法器的硬件实现
文件大小：177KB
文件格式：PDF
更新时间：2014-09-07 10:20:09
浮点乘法器 VHDL 本文提出了一种基于VHDL 语言的浮点乘法器的硬件实现方法, 就是用VHDL 语言描述设计文件, 用 FPGA 实现浮点乘法, 并在Maxplus2 上进行了模拟仿真, 得到了很好的结果. 该浮点乘法可以实现任意位的乘 法运算.