文件名称：基于FPGA的DDC设计
文件大小：4.87MB
文件格式：PDF
更新时间：2018-12-21 16:38:48
DDC FPGA
现阶段，由于受各种关键器件，特别是受模数变换器(ADC)采样速率、工作 带宽和通用数字信号处理器(DSP)处理速度的限制，数字中频软件无线电正成为 理想软件无线电的一种经济、适用的折中选择。在目前大多数软件无线电接收机 中，一般先经模拟下变频至适当中频，然后在中频用ADC数字化后输出高速数字 中频信号，再经数字下变频器(Digital Down Converter--DDC)变频、抽取和低通 滤波之后变为低速的基带信号，最后将基带信号送给通用DSP器件作后续的解调、 解码、抗干扰、抗衰落、自适应均衡等处理.