FPGA实现流水灯Verilog代码

【文件属性】：
文件名称：FPGA实现流水灯Verilog代码
文件大小：1.57MB
文件格式：ZIP
更新时间：2020-09-03 09:17:34
FPGA 使用Verilog编写的FPGA流水灯程序，软件为ISE

【文件预览】：
water_lights
----ipcore_dir()
----clk_isim_beh1.wdb(4KB)
----clk_div_isim_beh.wdb(4KB)
----iseconfig()
--------water_lights.projectmgr(7KB)
--------water_lights.xreport(20KB)
--------lights.xreport(20KB)
----clk_isim_beh.exe(93KB)
----water_lights.xise(39KB)
----transcript(384B)
----clk_1_isim_beh.exe(93KB)
----clk_div.fdo(1KB)
----fuse.xmsgs(367B)
----water_lights.v(1KB)
----clk_test_isim_beh.exe(93KB)
----isim()
--------light_test_isim_beh.exe.sim()
--------isim_usage_statistics.html(2KB)
--------pn_info(6B)
--------work()
--------clk_1_isim_beh.exe.sim()
--------clk_isim_beh.exe.sim()
----clk_div_wave.fdo(424B)
----clk_test_stx_beh.prj(135B)
----clk_test_wave.fdo(425B)
----fuseRelaunch.cmd(254B)
----water_lights_summary.html(4KB)
----water_lights_isim_beh.exe(93KB)
----lights.v(1KB)
----_xmsgs()
--------pn_parser.xmsgs(753B)
----light_test_beh.prj(116B)
----light_test_isim_beh.wdb(1.07MB)
----clk.v(896B)
----xilinxsim.ini(16B)
----fuse.log(1KB)
----clk_test.v(1022B)
----clk_test.udo(380B)
----clk_test.fdo(0B)
----clk_test_isim_beh1.wdb(5KB)
----clk_div_isim_beh.exe(93KB)
----light_test_isim_beh.exe(93KB)
----light_test.v(1KB)
----clk_div.udo(380B)
----water_lights.gise(5KB)
----isim.cmd(44B)
----isim.log(414B)
----lights_summary.html(4KB)
----clk_1.v(1KB)