文件名称：论文研究-一种并行乘法器的设计与实现.pdf
文件大小：83KB
文件格式：PDF
更新时间：2022-08-11 12:49:11
并行乘法器,Booth2,Wallace树
根据补码的特点对Booth2算法进行了改进，在得到部分积的基础上，采用平衡的42压缩器构成的Wallace树对部分积求和，再用专门的加法器对Wallace产生的结果进行求和得到最终结果。用Verilog硬件语言进行功能描述，并用Design_analyzer对其进行综合，得出用这种改进Booth2算法实现的乘法器比传统的CSA阵列乘法器速度快、规模较大的结论。