AES加密算法verilog实现

时间:2012-08-04 17:12:23
【文件属性】:
文件名称:AES加密算法verilog实现
文件大小:86KB
文件格式:RAR
更新时间:2012-08-04 17:12:23
AES,加密 使用硬件描述语言编写的加密算法实现,已经通过FPGA验证。

网友评论

  • 这个曾经帮助过我的设计
  • 我只想问一下,我用quartus 9.0没法建工程啊,显示文件无写权限,但应该不是文件的问题,是不是我操作不对,还是说需要用别的平台打开,上面说编译成功的我想请教一下,谢谢,代码已经看懂,但没法编译,很着急!!
  • 感觉有用a
  • 非常好的资源,文件很全,可以直接用,代码可综合,可仿真
  • 很有用,编译通过,还没有仿真,谢谢分享
  • 帮老婆下载的,还不清楚怎么样
  • 代码格式不是很规范,但是很简洁易改
  • 感谢分享,很好
  • 很不错,就是注释太少
  • 很不错,就是注释太少
  • 可以使用感觉还不错~
  • SBox基于LUT,也就看看就好
  • 非常有用,Verilog语言版本的正是我想要的
  • 写的很好,多谢分享!
  • 试过可用,谢谢分享。
  • 可正確使用, 供学习使用
  • 注释不够详细。。。不过还是可以用的
  • 很好,可惜不太会用
  • 谢谢分享,非常有学习价值,而且仿真没有问题可以使用
  • 可正確使用, 值得下載
  • 有比较详细的解释,经过了modelsim的检验