文件名称:verilogVGA控制模块
文件大小:2KB
文件格式:V
更新时间:2021-11-26 17:51:16
FPGA VERILOG
基于Verilog的640*480的vga显示控制模块,接入时钟信号,复位信号作为控制,输出当前屏幕显示的像素点坐标数据,以供上层模块调用
文件名称:verilogVGA控制模块
文件大小:2KB
文件格式:V
更新时间:2021-11-26 17:51:16
FPGA VERILOG
基于Verilog的640*480的vga显示控制模块,接入时钟信号,复位信号作为控制,输出当前屏幕显示的像素点坐标数据,以供上层模块调用