文件名称：makeise:简单的脚本可自动生成ISE项目文件
文件大小：16KB
文件格式：ZIP
更新时间：2024-05-29 02:26:56
Python
MakeISE：在GIT中使用Xilinx项目时可以节省您的灵魂 这是一个简单的Python脚本，可以从commong输入格式自动生成ISE项目文件。 功能包括： 简单的基于文本的输入格式避免了.XISE项目上的git冲突 生成COREGen文件 能够更改同一系列中的软件包/设备并自动更新项目文件+ coregen文件 程序生成的Verilog文件可以用作“设置”文件，以启用/禁用功能，允许跨多个硬件版本使用通用代码库 单个Python文件使集成到您的项目变得容易！ 如果您曾经参与过一个需要支持不同硬件的项目，那么您将了解Xilinx项目文件的麻烦之处。 他们甚至要求您甚至在更改设备包装时也要手动重新创建COREGen文件！ 该项目希望解决这些问题。 您可以在2015年2月发行的Circuit Cellar中看到完整的详细信息，其中详细介绍了该项目。 ISE文件格式的背景 您可能想忽
【文件预览】：
makeise-master
----demos()
--------exampleProject.in(2KB)
--------simplemodule.v(105B)
--------ise_verilog_template.xise.in(34KB)
--------system.ucf(186B)
--------fifoonly_adcfifo.xco.in(7KB)
--------simpletop.v(162B)
----LICENSE(1KB)
----README.md(7KB)
----makeise.py(11KB)