verilog Bresenham算法生成圆

时间:2012-06-01 12:52:23
【文件属性】:
文件名称:verilog Bresenham算法生成圆
文件大小:265KB
文件格式:RAR
更新时间:2012-06-01 12:52:23
Verlilog Bresenham 算法 利用verilog语言与Bresenham算法生成的圆
【文件预览】:
DrawRound
----DrawRound_test.v.bak(2KB)
----Round_summary.html(3KB)
----round.dat(3KB)
----DrawRound_test_v_isim_beh.exe(191KB)
----transcript(451B)
----Round.xst(73B)
----DrawRound_test_v_stx.prj(120B)
----Round.v(2KB)
----.lso(6B)
----isim.tmp_save()
--------_1(3KB)
----Round.ngc(9KB)
----isim()
--------temp()
--------work()
----Round.stx(766B)
----Round.lso(6B)
----DrawRound_test_v_beh.prj(105B)
----Round.prj(24B)
----isimwavedata.xwv(20KB)
----_xmsgs()
--------fuse.xmsgs(369B)
--------xst.xmsgs(369B)
----Round.cmd_log(303B)
----vsim.wlf(40KB)
----xilinxsim.ini(16B)
----work()
--------_info(508B)
--------@draw@round_test_v()
--------@round()
----Round.ngr(7KB)
----DrawRound.ntrc_log(171B)
----DrawRound_test.v(2KB)
----isim.hdlsourcefiles(122B)
----Round.v.bak(2KB)
----isim.cmd(14B)
----isim.log(1KB)
----xst()
--------projnav.tmp()
--------dump.xst()
--------work()
----DrawRound.ise(244KB)
----DrawRound.ise_ISE_Backup(244KB)
----Round.syr(16KB)

网友评论

  • 是用Verilog编写的,非常具有参考价值
  • 作为参考,还不错的
  • VHDL源代码和testbench,很有用~~