文件名称：Digital VLSI Chip Design with Cadence and Synopsys CAD Tools
文件大小：13.59MB
文件格式：RAR
更新时间：2014-07-06 17:59:00
Digital VLSI Chip Design with
这是目前能找到的最全最新的工具软件指导书。 英文版，对应这个网页 http://www.amazon.com/Digital-Design-Cadence-Synopsys-Tools/dp/0321547993/ref=sr_1_1?ie=UTF8&qid=1308240051&sr=8-1
【文件预览】：
数字VLSI芯片设计——使用Cadence和Synopsys_CAD工具(英文版)
----数字VLSI芯片设计——使用Cadence和Synopsys CAD工具(英文版)()
--------cell20.pdf(65KB)
--------Chapter11 Chip Assemble.pdf(2.92MB)
--------Chapter6 Spetre Simulator.pdf(2.47MB)
--------Chapter7 Cell Characterization.pdf(873KB)
--------Chapter10 SocEncounter P&R.pdf(3.03MB)
--------Chapter9 Abstract Generation.pdf(1.25MB)
--------AppC.pdf(121KB)
--------AppE.pdf(276KB)
--------Chapter1 Introduction.pdf(42KB)
--------Chapter2 ICFB.pdf(139KB)
--------Chapter4 Verilog Simulation.pdf(2.49MB)
--------ToC.pdf(48KB)
--------Chapter8 Verilog Synthesis.pdf(506KB)
--------Chapter5 Layout Editor.pdf(2.86MB)
--------Chapter3 Composer.pdf(706KB)