verilog 写的 hdmi 发送器

【文件属性】：

文件名称：verilog 写的 hdmi 发送器

文件大小：8KB

文件格式：ZIP

更新时间：2021-11-02 05:33:00

verilog hdmi

里面的serdes目前只支持Xilinx 7系列的FPGA，要用于其他FPGA需要修改并串模块

【文件预览】：
tx
----dvi_encoder_top.v(5KB)
----encode_terc4.v(2KB)
----convert_30to15_fifo.v(2KB)
----encode.v(5KB)
----serdes_n_to_1.v(6KB)
----GuardBandGen.v(2KB)
----gbgen.v(2KB)