文件名称：tis100cpu:VHDL中的TIS-100 CPU
文件大小：81KB
文件格式：ZIP
更新时间：2024-06-10 14:17:27
VHDL
VHDL中的TIS-100 CPU 工作正在进行中。 有关详细，请查看 （主要是对可能实施atm的想法）。 我使用Xilinx ISE Webpack进行开发和测试。 我尝试使testbench文件保持最新，但不要指望它。 希望最终结果可以在小型/廉价的FPGA上合成。 目前，我没有FPGA，因此也不要指望:)
【文件预览】：
tis100cpu-master
----reg.vhd(569B)
----node_port_tb.vhd(2KB)
----alu.vhd(2KB)
----cpu_1x3.vhd(7KB)
----mux2.vhd(373B)
----node_port_readmux.vhd(1KB)
----instruction_memory_tb.vhd(1KB)
----node_port_writedec.vhd(1KB)
----instruction_decoder.vhd(3KB)
----images()
--------IDtoRF_3.svg(19KB)
--------PortReader.svg(27KB)
--------ExternalNodeConnection.svg(24KB)
--------RegisterFile.svg(6KB)
--------ALUWriteback_2.svg(19KB)
--------NextPCLogic.svg(38KB)
--------InstructionDecoder_3.svg(8KB)
--------BEM-HighLevel_2.svg(22KB)
--------ProgWithPortsSim.png(18KB)
--------PortController.svg(13KB)
--------IDtoRFtoALU_2.svg(34KB)
--------PortWriter.svg(24KB)
----ben_tb.vhd(6KB)
----node_port.vhd(3KB)
----cpu_1x3_tb.vhd(1KB)
----register_file.vhd(2KB)
----LICENSE(1KB)
----InstructionDecoderTruthTable.xls(38KB)
----ben.vhd(12KB)
----README.md(423B)
----Assembler()
--------Assembler.sln(963B)
--------output.prg(10B)
--------src()
--------sample3.prg(40B)
--------input.prg(150B)
--------double.tis(181B)
--------double.prg(30B)
--------sample3.tis(164B)
--------Assembler.vcxproj(5KB)
--------multiply.prg(100B)
--------input.tis(199B)
--------multiply.tis(417B)
--------output.tis(11B)
----instruction_decoder_tb.vhd(7KB)
----reg_tb.vhd(1KB)
----node_port_writermux.vhd(840B)
----mux2_tb.vhd(2KB)
----next_pc.vhd(3KB)
----next_pc_tb.vhd(5KB)
----register_file_tb.vhd(4KB)
----alu_tb.vhd(6KB)
----node_port_readdec.vhd(1001B)
----instruction_memory.vhd(2KB)