文件名称：基于FPGA的高速全并行FIR滤波器的设计 (2012年)
文件大小：1.15MB
文件格式：PDF
更新时间：2024-07-01 18:59:08
自然科学 论文
提出了一种在FPGA上实现的高速全并行FIR滤波器。用窗函数设计法在MATLAB中生成滤波器抽头系数,由FIR滤波器直接型结构变换得到全并行滤波器的实现结构图,将乘法器的滤波器抽头系数固定为常数,而不是从ROM中读取。在加法器和乘法器后面都插入相应的寄存器,构成多级流水结构,用VerilogHDL在FPGA中实现128阶线性相位FIR的RTL级描述。利用网络分析仪分析了滤波器性能,实现了在单个时钟周期完成一次滤波。