文件名称:verilog串口通信代码
文件大小:3KB
文件格式:ZIP
更新时间:2017-03-21 13:12:14
verilog
verilog的串口通信代码,通过串口访问FPGA内部寄存器,使用Modelsim功能仿真验证通过。
【文件预览】:
verilog串口通信代码
----uart_rx.v(2KB)
----clk_div407.v(517B)
----uart_tx.v(2KB)
----uart_top.v(2KB)
文件名称:verilog串口通信代码
文件大小:3KB
文件格式:ZIP
更新时间:2017-03-21 13:12:14
verilog
verilog的串口通信代码,通过串口访问FPGA内部寄存器,使用Modelsim功能仿真验证通过。