verilog 的agc实现

时间:2014-05-31 10:53:31
【文件属性】:

文件名称:verilog 的agc实现

文件大小:3KB

文件格式:NONE

更新时间:2014-05-31 10:53:31

agc verilog

verilog 的agc实现,输出六位,输入16位


网友评论

  • 这个代码资源不推荐
  • 没有用,结果不对
  • 还不错,学习中
  • 很实用,值得学习~
  • 对原理我还没弄清楚,还没看懂,继续多看几遍,谢谢分享
  • 值得学习,学到了。
  • 数字AGC的硬件实现,浅显易懂
  • 很不错,有参考价值
  • VERILOG语言,值得学习
  • 有参考价值
  • 很实用,学到了。
  • 数字AGC的硬件实现,浅显易懂