文件名称：verilog实现的SPI总线
文件大小：308KB
文件格式：ZIP
更新时间：2016-11-12 09:40:36
SPI verilog FPGA SPI总线
用verilog实现的SPI总线，这是我工作用的SPI总线，主体代码都在，还有testbench，是基于Xilinx平台使用的，和大家分享一下，用于学习交流～
【文件预览】：
spi
----code()
--------SPI_Master.v(5KB)
----quartus()
--------SPI_Master.map.rpt(16KB)
--------SPI_Master.qpf(2KB)
--------SPI_Master.v(5KB)
--------SPI_Master.fit.summary(371B)
--------SPI_Master_assignment_defaults.qdf(27KB)
--------db()
--------SPI_Master.bsf(4KB)
--------SPI_Master.dpf(239B)
--------SPI_Master.map.eqn(19KB)
--------SPI_Master.map.summary(366B)
--------SPI_Master.fit.smsg(334B)
--------test.bdf(4KB)
--------SPI_Master.tan.rpt(92KB)
--------SPI_Master.pin(15KB)
--------cmp_state.ini(2B)
--------SPI_Master.asm.rpt(7KB)
--------SPI_Master.flow.rpt(4KB)
--------SPI_Master.qsf(3KB)
--------SPI_Master.done(26B)
--------SPI_Master.qws(2KB)
--------SPI_Master.fit.rpt(49KB)
--------SPI_Master.tan.summary(1KB)
--------SPI_Master.fit.eqn(23KB)
--------SPI_master_test.bsf(2KB)
--------SPI_Master.pof(8KB)
--------SPI_Master.map.smsg(218B)
----testbench()
--------transcript(113B)
--------SPI_Master_test.v(10KB)
----modelsim()
--------SPI_Master.mpf(10KB)
--------SPI_Master.v(5KB)
--------transcript(1KB)
--------wave.bmp(397KB)
--------wave.do(1KB)
--------SPI_Master_test.v(10KB)
--------vsim.wlf(40KB)
--------work()
--------SPI_Master_test.v.bak(10KB)
--------SPI_Master.cr.mti(1KB)