文件名称：双BUFF乒乓操作案例
文件大小：511KB
文件格式：DOC
更新时间：2020-10-04 12:57:45
乒乓操作 FPGA verilog
乒乓操作的处理流程为：输入数据通过“输入数据选择单元"将数据等时分配到两个数据缓冲模块中，在第一个缓冲周期，将输入的数据流缓存到“数据缓冲模块1"中，在第二个缓冲周期，通过“输入数据单元”切换，将输入的数据缓存到“数据缓冲模块2’’，同时将“数据缓冲模块1”缓存的第一个周期数据通过“数据选择单元”的选择，送到“数据流运算处理模块’’进行处理，在第三个缓冲周期通过“输入数据选择单元"的再次切换，将输入的数据流缓存到“数据缓冲模块1”中，同时将“数据缓冲模块2”缓存的第二个周期的数据通过“输出数据选择单元”的切换，送到“数据流运算处理模块”进行运算处理。如此循环。