基于xilinx vivado 的DDR3 IP核扩展IP FDMA 的使用详解

【文件属性】：
文件名称：基于xilinx vivado 的DDR3 IP核扩展IP FDMA 的使用详解
文件大小：568KB
文件格式：PDF
更新时间：2021-01-13 17:31:58
fpga/cpld ddr3 FDMA 使用详解 本文是关于FDMA ip的使用详解，主要从ip的设置与使用两方面介绍。 FDMA 是 MSXBO(米联客的)基于 AXI4 总线协议定制的一个 DMA 控制器。 有了这个 IP 我们可以统一实现用 FPGA 代码直接读写 PL 的 DDR 或者 ZYNQ PS 的 DDR。 通过这个 IP 我们可以方便地进行 AXI4 FULL MASTER 的操作，比如我们经常要读写 DDR，那么只要挂到 AXI4 总线上就可以利用这个 IP 实现。