文件名称：用VerilogHDL设计3-DES IP核
文件大小：23KB
文件格式：RAR
更新时间：2012-04-19 14:49:19
3-DES，IP，流水线
为了有效的改进3-DES算法的执行速度，采用了多级流水线技术，设计了一种高速的硬件结构，使得原来需要48个时钟周期才能完成的运算，现在只需要一个时钟周期就可以完成。另外通过增加输入/输出的控制信号。使得该IP可以方便的集成到SOC中，大大缩短了SOC的设计周期。
【文件预览】：
DES_IP
----des_sbox6.v(2KB)
----des_key_sel.v(36KB)
----des_cipher.v(2KB)
----des_sbox8.v(2KB)
----log.txt(38KB)
----des_sbox3.v(2KB)
----des_top.v(14KB)
----tb_des.v(28KB)
----des_sbox4.v(2KB)
----des_sbox1.v(2KB)
----des3_top.v(3KB)
----des_sbox5.v(2KB)
----des_sbox2.v(2KB)
----3des_log.txt(1KB)
----tb_des3.v(4KB)
----des_sbox7.v(2KB)