基于verilog的有限状态机(Counter)

时间:2016-01-22 06:47:30
【文件属性】:

文件名称:基于verilog的有限状态机(Counter)

文件大小:985B

文件格式:V

更新时间:2016-01-22 06:47:30

verilog counter FSM

简单的有限状态机(Counter),8bit计数器,基于verilog语言


网友评论

  • 代码值得参考,做毕设挺有用的
  • 程序写的很好 能运行出来
  • 很好的代码,已经试验可以正常运行