FPGA源代码

【文件属性】：

文件名称：FPGA源代码

文件大小：977B

文件格式：TXT

更新时间：2018-12-15 07:43:37

时钟分配电路

一个时钟分配电路，输入为时钟信号CLK，输出为信号F0~F5，这六个信 号中只允许有一个为高电平，F0、F2、F4的持续时间为2个CLK，F1、F3、F5的持续时间为4个CLK。