FPGA_veriog_Quartus_DDS

【文件属性】：
文件名称：FPGA_veriog_Quartus_DDS
文件大小：10.88MB
文件格式：RAR
更新时间：2021-11-24 06:26:27
verilog FPGA Quartus 用quartus 13.1 写的代码，DDS信号发生器模块，里面有详细注释，原理解释。