文件名称：cache-simulator:用于MIPS指令集体系结构的处理器高速缓存模拟器
文件大小：19KB
文件格式：ZIP
更新时间：2024-05-22 13:37:56
python mips cache Python
缓存模拟器 版权所有2015-2018 Caleb Evans 根据MIT许可发布 该程序为MIPS指令集体系结构模拟了处理器缓存。 它可以模拟所有三种基本缓存方案：直接映射， n路集关联和完全关联。 该程序必须从命令行运行，并且需要Python 3.4+才能运行。 执行程序将运行模拟并打印ASCII表，其中包含每个提供的字地址的详细信息以及高速缓存的最终内容。 例如，以下命令模拟3路集关联LRU高速缓存，每个块2个字。 要查看所有示例及其各自的输出，请参见 。 # 3-way set associative (LRU; 2 words per block) cache-simulator --cache-size 24 --num-blocks-per-set 3 --num-words-per-block 2 --word-addrs 3 180 43 2 191 88 190
【文件预览】：
cache-simulator-master
----setup.py(831B)
----.gitignore(232B)
----requirements.txt(484B)
----.travis.yml(261B)
----examples.txt(9KB)
----.python-version(4B)
----setup.cfg(40B)
----LICENSE.txt(1KB)
----README.md(4KB)
----tests()
--------test_simulator_utility.py(4KB)
--------test_simulator_hit.py(1KB)
--------test_simulator_set_block.py(3KB)
--------test_simulator_main.py(793B)
--------test_simulator_display.py(5KB)
--------test_table.py(3KB)
--------test_simulator_refs.py(5KB)
----cachesimulator()
--------table.py(1KB)
--------word_addr.py(316B)
--------reference.py(1KB)
--------cache.py(4KB)
--------bin_addr.py(2KB)
--------__main__.py(1KB)
--------simulator.py(4KB)
----.coveragerc(329B)
----.gitattributes(17B)
----.editorconfig(262B)