文件名称：视频采集的Verilog设计实例
文件大小：88KB
文件格式：RAR
更新时间：2012-02-23 09:02:51
视频采集 ;verilog ;FPGA
主要介绍视频采集的FPGA设计实例 所用语言为Verilog HDL
【文件预览】：
Frame_grabber_in_verilog
----final.lfp(3KB)
----coregen.log(682B)
----Azhar_fg_vhdl.prj(0B)
----__projnav.log(800KB)
----Azhar_fg_map.ngm(309KB)
----Azhar_fg.dhp(1KB)
----Azhar_fg.npl(498B)
----Azhar_fg.xpi(46B)
----coregen.prj(8KB)
----automake.log(208B)
----_pace.ucf(3KB)
----Azhar_fg.v(11KB)
----__projnav()
--------runXst_tcl.rsp(36B)
--------tozp_tcl.rsp(71B)
--------coregen.rsp(111B)
----final.ucf(3KB)