基于nexys4开发板的时钟芯片

【文件属性】：

文件名称：基于nexys4开发板的时钟芯片

文件大小：892KB

文件格式：RAR

更新时间：2022-03-18 15:14:04

verilog hdl vivado 时钟

基于nexys 4开发板平台，用vivado编程软件用verilog语言实现时钟芯片的设计