文件名称：基于FPGA实现AD转换的verilog代码
文件大小：385KB
文件格式：RAR
更新时间：2021-04-22 09:55:47
verilog FPGA AD
通过利用QuatrusII软件编写verilog的AD转换代码，使用USB blaster将代码 下载到FPGA开发板中，外接10MHz信号源，从而可将模拟信号转换为数字信号
【文件预览】：
HSMCAD
----HSMCAD.flow.rpt(22KB)
----greybox_tmp()
--------cbx_args.txt(2KB)
----adspi.v.bak(69KB)
----HSMCAD.v(2KB)
----refpll.v(14KB)
----HSMCAD.v.bak(2KB)
----clkpll_bb.v(12KB)
----HSMCAD_assignment_defaults.qdf(55KB)
----HSMCAD.done(26B)
----clkpll.v(16KB)
----HSMCAD.sdc.bak(1KB)
----adpll.ppf(543B)
----adpll_bb.v(12KB)
----assignment_defaults.qdf(55KB)
----HSMCAD.cdf(439B)
----HSMCAD.asm.rpt(7KB)
----clkpll.ppf(425B)
----db()
--------cntr_9di.tdf(4KB)
--------prev_cmp_HSMCAD.qmsg(253KB)
--------decode_asf.tdf(2KB)
--------cntr_cdi.tdf(4KB)
--------cmpr_odc.tdf(2KB)
--------logic_util_heursitic.dat(74KB)
--------cmpr_pdc.tdf(2KB)
--------clkpll_altpll.v(4KB)
--------adpll_altpll.v(5KB)
--------HSMCAD.db_info(138B)
--------cntr_56j.tdf(4KB)
--------cntr_vvi.tdf(3KB)
--------cmpr_kdc.tdf(2KB)
--------altsyncram_j684.tdf(31KB)
--------altsyncram_t684.tdf(65KB)
--------HSMCAD.sld_design_entry.sci(826B)
--------cntr_idi.tdf(4KB)
--------mux_mpc.tdf(5KB)
----HSMCAD.qsf(23KB)
----serv_req_info.txt(312B)
----refpll_bb.v(11KB)
----HSMCAD.tcl(5KB)
----HSMCAD.qpf(1KB)
----DALVDSTX.ppf(475B)
----daspi.v(38KB)
----HSMCAD.merge.rpt(88KB)
----adpll.qip(357B)
----HSMCAD.map.rpt(245KB)
----incremental_db()
--------compiled_partitions()
----HSMCAD.jdi(4KB)
----HSMCAD.sta.rpt(295KB)
----HSMCAD_description.txt(0B)
----HSMCAD.fit.smsg(553B)
----HSMCAD.fit.rpt(1005KB)
----DALVDSTX_inst.v(150B)
----PLLJ_PLLSPE_INFO.txt(248B)
----HSMCAD.pin(171KB)
----HSMCAD.sta.summary(5KB)
----clkpll.qip(360B)
----adpll.v(16KB)
----dapll.ppf(424B)
----HSMCAD.fit.summary(876B)
----dcopll.ppf(473B)
----i2c_config.v(22KB)
----HSMCAD.sof(10.6MB)
----HSMCAD.map.summary(654B)
----DALVDSTX.inc(900B)
----refpll.qip(360B)
----DALVDSTX.bsf(2KB)
----HSMCAD.sdc(2KB)
----adspi.v(68KB)
----AD.stp(81KB)
----refpll.ppf(354B)