【文件属性】：
文件名称：Verilog编写的SDRAM读写控制器
文件大小：2.21MB
文件格式：RAR
更新时间：2013-11-16 16:36:11
Verilog SDRAM FPGA
Verilog编写的SDRAM读写控制器,经过仿真验证，可以使用的源码，可直接实例化。
网友评论
- 可以用，并且有testbench，很有参考价值
- 简洁明了，适合初学者
- 本来应该是quartus自动生成的SDRAM控制器，然后稍微改过
- 可以看出，这个控制器是从altera的SDRAM控制器发展而来，但这个控制器的一个优点是，它附有中文说明。控制器代码比较简单，实现了页突发，而且有verilog写的testbench，值得推荐！
- 挺好 很有用 谢谢楼主