文件名称：用FPGA控制的含fifo的SDRAM程序
文件大小：334KB
文件格式：ZIP
更新时间：2021-11-13 13:31:55
SDRAM FPGA
用FPGA控制的含fifo的SDRAM程序 总体分为FIFO后的SDRAM控制器顶层文件和SDRAM初始化模块，以及相应的仿真程序
【文件预览】：
dev
----greybox_tmp()
--------cbx_args.txt(366B)
----Sdram_Control.qsf(6KB)
----Sdram_Control.qws(6KB)
----fifo_wr.qip(0B)
----db()
--------Sdram_Control.db_info(140B)
--------a_graycounter_t57.tdf(4KB)
--------a_graycounter_pjc.tdf(4KB)
--------a_gray2bin_ugb.tdf(2KB)
--------.cmp.kpt(212B)
--------altsyncram_jc11.tdf(21KB)
--------dffpipe_hd9.tdf(2KB)
--------dffpipe_id9.tdf(2KB)
--------dcfifo_ghl1.tdf(8KB)
--------logic_util_heursitic.dat(84KB)
--------alt_synch_pipe_ikd.tdf(2KB)
--------dffpipe_3dc.tdf(2KB)
--------alt_synch_pipe_jkd.tdf(2KB)
--------cmpr_f66.tdf(2KB)
--------dffpipe_gd9.tdf(2KB)
--------Sdram_Control.sld_design_entry.sci(270B)
--------prev_cmp_Sdram_Control.qmsg(146KB)
----Sdram_Control.qpf(1KB)
----incremental_db()
--------compiled_partitions()
--------README(653B)
----Sdram_Control_nativelink_simulation.rpt(986B)
----Sdram_Control_assignment_defaults.qdf(49KB)
----simulation()
--------modelsim()
----fifo_rd.qip(0B)
----output_files()
--------Sdram_Control.map.smsg(526B)
--------Sdram_Control.map.rpt(130KB)
--------Sdram_Control.map.summary(493B)
--------Sdram_Control.fit.summary(632B)
--------Sdram_Control.fit.rpt(328KB)
--------Sdram_Control.done(26B)
--------Sdram_Control.flow.rpt(12KB)
--------Sdram_Control.fit.smsg(703B)