【文件属性】：
文件名称：综合与 Design Compiler
文件大小：767KB
文件格式：PDF
更新时间：2021-01-29 09:27:47
FPGA
综合与 Design Compiler
综合是前端模块设计中的重要步骤之一,综合的过程是将行为描述的电路、RTL 级的
电路转换到门级的过程;Design Compiler 是 Synopsys 公司用于做电路综合的核心工具,它
可以方便地将 HDL 语言描述的电路转换到基于工艺库的门级网表。