FPGA-cpld串口rs232模块 发送接收程序

时间:2013-08-13 12:24:09
【文件属性】:

文件名称:FPGA-cpld串口rs232模块 发送接收程序

文件大小:276KB

文件格式:RAR

更新时间:2013-08-13 12:24:09

FPGA cpld 串口rs232模块

利用Verilog 编写的串口调试程序代码 实现与pc机的通信 程序中的频率及波特率可自行调整


【文件预览】:
rs232发射接收
----async_receiver.v.bak(3KB)
----serialfun.fit.smsg(334B)
----serialfun.dpf(239B)
----serialfun.done(26B)
----db()
--------serialfun.cmp.tdb(16KB)
--------serialfun.(1).cnf.hdb(2KB)
--------serialfun.map.cdb(7KB)
--------serialfun.sld_design_entry_dsc.sci(154B)
--------serialfun.map.logdb(4B)
--------serialfun.dbp(0B)
--------serialfun.map.ecobp(28B)
--------serialfun.map.qmsg(7KB)
--------serialfun.sgdiff.hdb(10KB)
--------serialfun.(2).cnf.cdb(4KB)
--------serialfun.sgdiff.cdb(8KB)
--------serialfun.hif(2KB)
--------serialfun.tan.qmsg(32KB)
--------serialfun.asm.qmsg(2KB)
--------serialfun.eco.cdb(161B)
--------serialfun.asm_labs.ddb(7KB)
--------serialfun.tis_db_list.ddb(174B)
--------prev_cmp_serialfun.map.qmsg(7KB)
--------serialfun.cmp_bb.hdb(10KB)
--------serialfun.pre_map.cdb(8KB)
--------serialfun.rtlv_sg.cdb(8KB)
--------serialfun.rtlv.hdb(10KB)
--------serialfun.sld_design_entry.sci(154B)
--------serialfun.cmp_bb.cdb(7KB)
--------serialfun.cmp.rdb(16KB)
--------prev_cmp_serialfun.fit.qmsg(12KB)
--------serialfun.cmp0.ddb(36KB)
--------serialfun.cmp_bb.logdb(62B)
--------serialfun.signalprobe.cdb(355B)
--------serialfun.cmp.hdb(10KB)
--------serialfun.db_info(137B)
--------serialfun.syn_hier_info(0B)
--------prev_cmp_serialfun.tan.qmsg(32KB)
--------serialfun.(2).cnf.hdb(1KB)
--------serialfun.psp(0B)
--------prev_cmp_serialfun.qmsg(53KB)
--------serialfun.cbx.xml(91B)
--------serialfun.(0).cnf.cdb(1KB)
--------serialfun.(0).cnf.hdb(567B)
--------serialfun.cmp.cdb(20KB)
--------serialfun.(1).cnf.cdb(6KB)
--------serialfun.hier_info(4KB)
--------serialfun.map_bb.logdb(4B)
--------serialfun.pre_map.hdb(10KB)
--------serialfun.cmp.ecobp(28B)
--------serialfun.cmp.logdb(4B)
--------serialfun.pss(0B)
--------prev_cmp_serialfun.asm.qmsg(2KB)
--------serialfun.fit.qmsg(12KB)
--------serialfun.map.hdb(9KB)
--------serialfun.cmp_bb.rcf(3KB)
--------serialfun.rtlv_sg_swap.cdb(839B)
----serialfun.fit.summary(366B)
----async_transmitter.v.bak(3KB)
----serialfun.v(1KB)
----serialfun.map.rpt(23KB)
----serialfun.pin(15KB)
----serialfun.asm.rpt(6KB)
----serialfun.tan.rpt(79KB)
----async_receiver.v(3KB)
----serialfun.qws(2KB)
----serialfun.sof(513KB)
----serialfun.pof(8KB)
----serialfun.map.summary(363B)
----serialfun.cdf(336B)
----serialfun.tan.summary(2KB)
----serialfun.qsf(2KB)
----serialfun.flow.rpt(5KB)
----serialfun.qpf(909B)
----async_transmitter.v(3KB)
----serialfun.fit.rpt(59KB)

网友评论

  • 帮助很大的代码,好评
  • 自己不太会用,下载给同事的,他说不错。
  • 程序还好,有一定的参考价值,注意是fpga的。
  • 简单易懂,谢谢楼主,很好用
  • 可以借鉴,问题已解决!
  • 很好用,不错,这样的资料越多越好
  • 只能说,可以借鉴,但是不能全照搬,用不了!
  • 确实可以参考一下
  • verilog写的cplb的工程,可以拿来参考
  • 很好呀,希望有更多这样的程序
  • 很好用,串口波特率什么的调起来很方便
  • 对verilog不熟,习惯VHDL了。不过程序看来还可以