文件名称：ddr3_test.rar
文件大小：5.75MB
文件格式：RAR
更新时间：2023-09-14 11:00:24
FPGA DDR3 ISE14.7 XLINX 已测试
Xilinx ISE提供了MIG IP核，可以用它来直接生成DDR3控制器设计模块，模块包含可*修改的HDL源代码和约束文件。用户可以在MIG的GUI图形界面根据所选的存储器件选择对应模板、总线宽度和速度级别，并设置CAS延迟、突发长度、引脚分配等关键参数。如果所选器件与MIG所列模板不相符，可在代码生成后灵活修改这些代码。