夏闻宇Verilog教程

【文件属性】：
文件名称：夏闻宇Verilog教程
文件大小：814KB
文件格式：RAR
更新时间：2017-05-15 18:09:16
Verilog 第一章 数字信号处理计算程序算法和硬线逻辑的基本概念.doc 第七章 有限状态机和可综合风格的Verilog HDL.doc 第三章 Verilog HDL的基本语法.doc 第九章虚拟器件和虚拟接口模型以及它们在大型数字系统设计中的作用.doc 第二章 Verilog HDL设计方法概述.doc 第五章 基本运算逻辑和它们的Verilog HDL模型.doc 第八章 可综合的VerilogHDL设计实例简化的RISC CPU设计简介.doc 第六章 运算和数据流动控制逻辑.doc 第四章 不同抽象级别的Verilog HDL模型.doc 注：本文档只做技术交流用，请勿用于商业用途！

【文件预览】：
夏闻宇Verilog教程
----第四章 不同抽象级别的Verilog HDL模型.doc(432KB)
----第七章 有限状态机和可综合风格的Verilog HDL.doc(1.06MB)
----第九章虚拟器件和虚拟接口模型以及它们在大型数字系统设计中的作用.doc(276KB)
----第五章 基本运算逻辑和它们的Verilog HDL模型.doc(246KB)
----第六章 运算和数据流动控制逻辑.doc(164KB)
----第一章 数字信号处理计算程序算法和硬线逻辑的基本概念.doc(46KB)
----第八章 可综合的VerilogHDL设计实例简化的RISC CPU设计简介.doc(704KB)
----学习笔记.txt(0B)
----第三章 Verilog HDL的基本语法.doc(918KB)
----~$第四章.doc(162B)
----第二章 Verilog HDL设计方法概述.doc(236KB)