【文件属性】：
文件名称：Huffman编码、解码器的Verilog实现
文件大小：141KB
文件格式：RAR
更新时间：2013-06-06 08:24:13
Huffman,Verilog
使用Modelsim通过Verilog语言实现Huffman编码器、解码器，并在一个总的testbench中对其进行测试与联调
网友评论
- 下载过来学习一下
- huffman最关键的码表，直接就滤过了
- 参考中。。。
- 还行吧，参考中
- 还行，少量的参考价值
- 正在使用，还没有编译通过
- 有参考意义，但是可能不是我们想要的
- 非常不错，很有用，谢谢啦
- 比较简单，实用性不大
- 好像是modelsim的仿真代码。不是FPGA的Verilog实现代码
- 还行，不过太简单了，实用价值不大
- 还行吧，感觉帮助不大唉。
- 可以发份注释吗？最起码把输入输出的意思，模块的大概意思写上吧，不然看着很费劲，872019780@qq.com谢谢分享
- 对入门有一点帮助，但是也不要希望太大
- 不是很好 代码没什么注释